Full metadata record
DC poleHodnotaJazyk
dc.contributor.advisorPoupa Martin, Doc. Ing. Ph.D.
dc.contributor.authorFenclová, Jessica
dc.contributor.refereeBurian Petr, Ing. Ph.D.
dc.date.accepted2021-6-15
dc.date.accessioned2021-11-26T13:03:17Z-
dc.date.available2020-10-9
dc.date.available2021-11-26T13:03:17Z-
dc.date.issued2021
dc.date.submitted2021-5-27
dc.identifier85619
dc.identifier.urihttp://hdl.handle.net/11025/46093-
dc.description.abstractTato diplomová práce se věnuje návrhu a implementaci experimentálního systému, na kterém se provádí odběrová analýza -- konkrétně korelační odběrová analýzu (CPA). Pro hlubší porozumění dané problematiky je poskytnut popis teorie útoků postrannímy kanály a odběrové analýzy. Příkladem zabezpečovací šifry je Advanced Encryption Standard (AES) algoritmus, na kterým se provádí odběrová analýza. Obrys návrhu experimentálního systému je uveden spolu se simulací útoku na AES algoritmus. Na závěr práce je navržen postup takového experimentu, který by prověřil stupeň bezpečnosti systému na základě metriky, jako je signal-to-noise ratio (SNR).cs
dc.format38 s.(65694 znaků)
dc.language.isocs
dc.publisherZápadočeská univerzita v Plzni
dc.rightsPlný text práce je přístupný bez omezení
dc.subjectútok postranním kanálemcs
dc.subjectdpacs
dc.subjectcpacs
dc.subjectaescs
dc.subjectfpgacs
dc.subjectsnrcs
dc.titleOdběrová analýza na platformě FPGAcs
dc.title.alternativeDifferential power analysis on FPGAen
dc.typediplomová práce
dc.thesis.degree-nameIng.
dc.thesis.degree-levelNavazující
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta elektrotechnická
dc.thesis.degree-programElektrotechnika a informatika
dc.description.resultObhájeno
dc.description.abstract-translatedUncovering the vulnerabilities of secure systems that may be susceptible to side-channel attacks, has been of interest to many researchers. There is a growing concern for the vulnerability of devices processing confidential data to side-channel attacks, which steal data by measuring the physical properties of the device. This master's thesis deals with the design and implementation of an experimental system made readily available for statistical power analysis experiments -- specifically for correlation power analysis (CPA) and differential power analysis (DPA). The experiment's goal is to obtain metrics such as signal-to-noise ratio (SNR), that will give insight into the system's vulnerability. The resulting design is user-friendly and enables measuring in a routine in many cycles for obtaining a fair amount of experimental data.en
dc.subject.translatedside-channel attacksen
dc.subject.translateddpaen
dc.subject.translatedcpaen
dc.subject.translatedaesen
dc.subject.translatedfpgaen
dc.subject.translatedsnren
Vyskytuje se v kolekcích:Diplomové práce / Theses (KEI)

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
Power analysis on FPGA.pdfPlný text práce2,15 MBAdobe PDFZobrazit/otevřít
PosudekVedoucihoSTAG.pdfPosudek vedoucího práce39,17 kBAdobe PDFZobrazit/otevřít
PosudekOponentaSTAG.pdfPosudek oponenta práce41,58 kBAdobe PDFZobrazit/otevřít
ProtokolSPrubehemObhajobySTAG.pdfPrůběh obhajoby práce23,51 kBAdobe PDFZobrazit/otevřít
Zobrazit minimální záznam Zobrazit statistiky


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/46093

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání
navigace
  1. DSpace at University of West Bohemia
  2. Vysokoškolské kvalifikační práce / Theses
  3. Fakulta elektrotechnická / Faculty of Electrical Engineering
  4. Katedra elektroniky a informačních technologií / Department of Electronics and Information Technology
  5. Diplomové práce / Theses (KEI)