Full metadata record
DC poleHodnotaJazyk
dc.contributor.advisorPeroutka Zdeněk, Prof. Ing. Ph.D.
dc.contributor.authorJaník, Dušan
dc.contributor.refereeCejnar Pavel
dc.contributor.refereeChlebiš Petr, Prof. Ing. CSc.
dc.contributor.refereeLettl Jiří, Doc. Ing. CSc.
dc.date.accepted2016-10-12
dc.date.accessioned2017-02-21T08:17:01Z
dc.date.available2013-10-3
dc.date.available2017-02-21T08:17:01Z
dc.date.issued2016
dc.date.submitted2016-2-24
dc.identifier36927
dc.identifier.urihttp://hdl.handle.net/11025/23034
dc.description.abstractDizertační práce se zabývá problematikou řízení víceúrovňových měničů. Řízením víceúrovňového měniče se rozumí spínání vhodných prvků měniče na základě pulzně šířkové modulace a balancování napětí na jednotlivých výkonových spínacích prvcích měniče, pokud to daná topologie vyžaduje. V práci jsou popsány navržené modulační algoritmy založené na pulsně šířkové modulaci (PWM), větší část práce je pak věnována odvozeným algoritmům vektorové modulace (SVPWM). Správná funkce jednotlivých modulačních algoritmů byla nejprve ověřena v prostředí grafického simulátoru Matlab-Simulink v součinnosti s modelem měniče sestaveným v programu PLECS. Následně byly algoritmy implementovány do programovatelné logické jednotky FPGA. Pro implementaci byl použit programovací jazyk VHDL. Funkčnost implementovaných modulátorů byla ověřena experimenty na prototypech měničů několika topologií. Topologie prototypů měničů byly devítiúrovňové kaskádní zapojení, tříúrovňová s upínacími diodami (3L-NPC), tříúrovňová s aktivními upínacími prvky (3L-ANPC) a čtyřúrovňová s plovoucími kondenzátory (4L-FLC). Kromě testů funkčnosti samotných modulačních algoritmů byla ověřena funkce aktivního balancování. Pro aktivní balancování byly použity dva různé přístupy. Prvním je balancovací tabulka, která je sestavena podle topologie měniče, ze všech přípustných spínacích kombinací a jejich vlivu na napětí kondenzátorů ve stejnosměrném meziobvodu měniče, popřípadě plovoucích kondenzátorů. Druhým je matematický model popisující chování napětí kondenzátorů na základě sepnutí přípustné spínací kombinace. Hlavním přínosem této práce je návrh vektorového modulátoru založeného na modulární struktuře pro víceúrovňové měniče. Funkčnost navrženého modulátoru byla ověřena v prostředí Matlab-Simulink v součinnosti s modelem sedmiúrovňového střídače s plovoucími kondenzátory. Navržené modulační algoritmy byly hodnoceny dle výpočetní náročnosti, složitosti samotné implementace, možností budoucí rozšiřitelnosti řešené problematiky a celkového harmonického zkreslení (THD) napětí a proudů měniče.cs
dc.format141 s.cs
dc.format.mimetypeapplication/pdf
dc.language.isocscs
dc.publisherZápadočeská univerzita v Plznics
dc.relation.isreferencedbyhttps://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=36927-
dc.rightsPlný text práce je přístupný bez omezení.cs
dc.subjectvektorová modulacecs
dc.subjectsv-pwmcs
dc.subjectps-pwmcs
dc.subjectpd-pwmcs
dc.subjectfcs-mpccs
dc.subjectaktivní balancovánícs
dc.subjectřízení víceúrovňových měničůcs
dc.subjectnpccs
dc.subjectanpccs
dc.subjectflccs
dc.subjectdspcs
dc.subjectfpgacs
dc.titleInteligentní pohony a mechatronické systémy s vestavěnou inteligencícs
dc.typedisertační prácecs
dc.thesis.degree-namePh.D.cs
dc.thesis.degree-levelDoktorskýcs
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta elektrotechnickács
dc.thesis.degree-programElektrotechnika a informatikacs
dc.description.resultNeobhájenocs
dc.rights.accessopenAccessen
dc.description.abstract-translatedThis dissertation deals with the problematics of multilevel converter control. The designed control algorithm has to be able to select such switching combination, which secures proper output voltage control and balancing of the voltage on single components of the converter, if required. In this dissertation, the designed control algorithms, based on pulse width modulation (PWM), are described in detail. The main part of this thesis is dedicated to a design of control algorithms based on vector modulation and their detailed description. The proper function of designed algorithms has been tested in simulations using simulator designed in MATLAB-SIMULINK and PLECS software. Subsequently, the proper function of selected algorithms has been tested experimentally on laboratory prototypes, implemented in programmable logical unit FPGA using VHDL coding language. The experiments have been performed on those topologies: 9-level cascade converter, 3-level NPC, 3-level ANPC and 4-level FLC. The tests have been focused on output voltage control as well as active balancing of the voltage on capacitors. Two distinguishable techniques for active voltage balancing have been used. The firs one uses a look - up table and the second one uses mathematical model for selecting the right switching combination which balances the voltages. The main contribution of this work is the design of vector modulator for multilevel converters based on the modular structure. The designed algorithms have been investigated in terms of computational demands, complexity, the possibility of future extendability, total harmonic distortion (THD) of output voltage.en
dc.subject.translatedspace vector modulationen
dc.subject.translatedsv-pwmen
dc.subject.translatedps-pwmen
dc.subject.translatedpd-pwmen
dc.subject.translatedfcs-mpcen
dc.subject.translatedactive balancingen
dc.subject.translatedmultilevel converter controlen
dc.subject.translatednpcen
dc.subject.translatedanpcen
dc.subject.translatedflcen
dc.subject.translateddspen
dc.subject.translatedfpgaen
Vyskytuje se v kolekcích:Disertační práce / Dissertations (KEV)

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
dizertace_v9.pdfPlný text práce24,98 MBAdobe PDFZobrazit/otevřít
janik opon.pdfPosudek oponenta práce4,05 MBAdobe PDFZobrazit/otevřít
janik publ.pdfPosudek vedoucího práce1,76 MBAdobe PDFZobrazit/otevřít
janik zapis.pdfPrůběh obhajoby práce713,18 kBAdobe PDFZobrazit/otevřít
Zobrazit minimální záznam Zobrazit statistiky


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/23034

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání
navigace
  1. DSpace at University of West Bohemia
  2. Publikační činnost / Publications
  3. Fakulta elektrotechnická / Faculty of Electrical Engineering
  4. Katedra elektromechaniky a výkonové elektroniky / Department of Electromechanical Engineering and Power Electronics
  5. Disertační práce / Dissertations (KEV)