Full metadata record
DC poleHodnotaJazyk
dc.contributor.advisorKonečný, Ivan
dc.contributor.authorVajdiak, Tomáš
dc.contributor.refereeDobiáš, Radek
dc.date.accepted2012-05-29
dc.date.accessioned2013-06-19T06:47:29Z
dc.date.available2010-10-18cs
dc.date.available2013-06-19T06:47:29Z
dc.date.issued2012
dc.date.submitted2012-05-09
dc.identifier40568
dc.identifier.urihttp://hdl.handle.net/11025/2328
dc.description.abstractTato práce se zabývá návrhem FSK modulátoru na hradlovém poli (FPGA). Parametry modulátoru odpovídají požadavkům na Eurobalízu, která je prvkem ERTMS/ETCS. Návrh je realizován pomocí jazyka VHDL a implementován na vývojovém kitu ProASIC Starter Kit od firmy Microsemi.cs
dc.format46 s.cs
dc.format.mimetypeapplication/pdf
dc.language.isocscs
dc.publisherZápadočeská univerzita v Plznics
dc.relation.isreferencedbyhttps://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=40568-
dc.rightsPlný text práce je přístupný bez omezení.cs
dc.subjectDDScs
dc.subjecteurobalízacs
dc.subjectERTMS/ETCScs
dc.subjectFPGAcs
dc.subjectFSKcs
dc.subjectpřímá digitální syntézacs
dc.subjectVHDLcs
dc.titleNávrh FSK modulátoru pro Eurobalízu na hradlovém polics
dc.title.alternativeDesign of Eurobalise modulator using FPGAen
dc.typediplomová prácecs
dc.thesis.degree-nameIng.cs
dc.thesis.degree-levelNavazujícícs
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta elektrotechnickács
dc.description.departmentKatedra aplikované elektroniky a telekomunikacícs
dc.thesis.degree-programElektrotechnika a informatikacs
dc.description.resultObhájenocs
dc.rights.accessopenAccessen
dc.description.abstract-translatedThis thesis deals with the design of FSK modulator using FPGA. Parameters of the modulator correspond to the requirements of the Eurobalise, which is a system of ERTMS/ETCS. The design is realized using VHDL and implemented on a development kit ProASIC Starter Kit from Microsemi.en
dc.subject.translatedDDSen
dc.subject.translatedeurobaliseen
dc.subject.translatedERTMS/ETCSen
dc.subject.translatedFPGAen
dc.subject.translatedFSKen
dc.subject.translatedVHDLen
dc.subject.translateddirect digital synthesisen
Vyskytuje se v kolekcích:Diplomové práce / Theses (KAE)

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
dp_vajdiak.pdfPlný text práce8,25 MBAdobe PDFZobrazit/otevřít
040568_vedouci.pdfPosudek vedoucího práce285,74 kBAdobe PDFZobrazit/otevřít
040568_oponent.pdfPosudek oponenta práce395,48 kBAdobe PDFZobrazit/otevřít
040568_hodnoceni.pdfPrůběh obhajoby práce129,18 kBAdobe PDFZobrazit/otevřít
Zobrazit minimální záznam Zobrazit statistiky


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/2328

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání
navigace
  1. DSpace at University of West Bohemia
  2. Vysokoškolské kvalifikační práce / Theses
  3. Fakulta elektrotechnická / Faculty of Electrical Engineering
  4. Katedra aplikované elektroniky a telekomunikací / Department of Applied Electronics and Telecommunications
  5. Diplomové práce / Theses (KAE)